先進(jìn)封裝工藝之HBM制造工藝詳細(xì)全解

一、HBM概述與技術(shù)原理

高帶寬存儲器（HBM，High Bandwidth Memory）是一種基于3D堆棧工藝的高性能動態(tài)隨機(jī)存取存儲器，采用硅通孔（TSV）和芯片堆疊架構(gòu)實現(xiàn)高速數(shù)據(jù)傳輸與低能耗特性。HBM通過垂直堆疊多個DRAM芯片形成大容量內(nèi)存陣列，利用TSV技術(shù)實現(xiàn)高速互聯(lián)，相較于傳統(tǒng)2D DRAM，其帶寬顯著提升，同時降低單位數(shù)據(jù)能耗。

HBM的核心優(yōu)勢在于：

• 高帶寬：HBM3E的數(shù)據(jù)傳輸速度可達(dá)1280GB/s，HBM3E相比HBM3將數(shù)據(jù)傳輸速率和峰值內(nèi)存帶寬提高了44%

• 低功耗：采用微凸塊和TSV技術(shù)，存儲和算力芯片信號傳輸路徑短，單引腳I/O速率較低

• 小體積：通過3D堆疊技術(shù)為高性能計算提供了在微小空間內(nèi)同時支持高帶寬和高容量

二、HBM結(jié)構(gòu)組成

HBM是由1個基本邏輯層和4個DRAM層通過3D堆疊構(gòu)成，各疊層間通過TSV互連。基本結(jié)構(gòu)包括：

• 基本邏輯層：包含I/O緩存模塊和測試邏輯模塊

• DRAM堆疊層：每個DRAM堆疊層包含2個內(nèi)存通道，共集成8個通道，各通道之間相互獨立

• TSV連接：各層DRAM之間通過TSV（硅通孔）實現(xiàn)垂直互連

HBM3E的堆疊結(jié)構(gòu)示意圖顯示：DRAM裸硅片層層堆疊，再與SoC裸硅片和中介層疊加在一起，共同組成了整個3D的系統(tǒng)架構(gòu)。

三、HBM制造工藝全流程

1. 前端制造工藝

(1) TSV（硅通孔）工藝

TSV是HBM制造的核心環(huán)節(jié)，占HBM總成本的30%，是決定產(chǎn)品性能的關(guān)鍵工序。TSV工藝包含以下關(guān)鍵步驟：

(2) 凸點制造（Bumping）

HBM晶圓需在正反兩面制作凸塊，與TSV工藝配合實現(xiàn)3D堆疊結(jié)構(gòu)：

• 沉積（Deposition）→ 電鍍（Plating）→ 剝離（Stripping）

• 光學(xué)檢測：采用Camtek與Onto等廠商的光學(xué)檢測設(shè)備，確保凸塊無缺陷且輪廓符合規(guī)格

2. 后端封裝工藝

(1) 堆疊與鍵合

• 堆疊方式：MR-MUF（模塑填充）技術(shù)是當(dāng)前主流

• MR-MUF工藝：將半導(dǎo)體芯片堆疊后，為了保護(hù)芯片和芯片之間的電路，在其空間中注入液體形態(tài)的保護(hù)材料，并固化的封裝工藝技術(shù)

• 
  

• 
  

• 
  

3. 芯片與芯片之間或者芯片與載板之間的間隙填充，絕緣和塑封同時完成

4. 一次性融化所有的微凸塊，連接芯片與電路

5. 連接芯片的微凸塊采用金屬塑封材料

(2) 中介層制造與封裝

2.5D集成封裝：HBM與處理器的“合體”

堆疊好的HBM立方體并不能單獨工作，需要通過2.5D封裝技術(shù)與CPU/GPU等處理器集成在同一基板上。

• 關(guān)鍵部件：通常使用硅中介層。中介層內(nèi)部有密集的布線（RDL）和TSV，充當(dāng)連接處理器和HBM的“超級接線板”，提供遠(yuǎn)超傳統(tǒng)PCB的互連密度和帶寬。

• 代表技術(shù)：臺積電的 CoWoS 是此類封裝的主流方案之一。

• HBM與GPU、CPU或ASIC共同鋪設(shè)在硅中階層（interposer）上

• 通過CoWoS等2.5D/3D封裝工藝相互連接

• 硅中介層通過CuBump連接至封裝基板（Package Substrate）上

• 最后封裝基板再通過錫球與下方的PCB基板相連

四、HBM制造中的關(guān)鍵技術(shù)難點

1. 3D堆疊及TSV技術(shù)的挑戰(zhàn)

• 堆疊精度：需要極高的制造工藝水平，確保每層芯片的對準(zhǔn)精度

• TSV制作：精密的刻蝕和填充技術(shù)，稍有不慎可能導(dǎo)致電氣連接問題

• TSV良率：目前HBM3e的TSV良率僅約40～60%，仍有待提升

2. 熱管理挑戰(zhàn)

• 熱量密度：HBM芯片是3D堆疊結(jié)構(gòu)，單位體積內(nèi)的熱量密度更高

• 解決方案：SK海力士采用MR-MUF技術(shù)，使用高導(dǎo)熱率的模制底部填充（MUF）材料，提高散熱性能

3. 電源與信號完整性

• 供電網(wǎng)絡(luò)：需為垂直堆疊的芯片輸送電力，刷新操作的功耗尤為突出

• 設(shè)計優(yōu)化：SK海力士的HBM3E通過縮減外圍區(qū)域，并采用環(huán)繞式供電TSV設(shè)計，使TSV數(shù)量提升近6倍，將IR壓降大幅降低

4. 封裝工藝復(fù)雜性

• 多材料集成：需要將硅片、基板和散熱材料等多種材料集成在一起

• 封裝可靠性：確保封裝的長期可靠性，包括抗機(jī)械沖擊、熱循環(huán)和電遷移等因素

五、HBM制造設(shè)備與國產(chǎn)化進(jìn)展

1. HBM制造所需的關(guān)鍵設(shè)備

2. 國產(chǎn)設(shè)備商的突破

• 盛美上海：已推出Ultra ECP 3d設(shè)備用于TSV銅填充；全線濕法清洗設(shè)備及電鍍銅設(shè)備等可用于HBM工藝

• 拓荊科技：在TSV、沉積等關(guān)鍵環(huán)節(jié)實現(xiàn)突破

• 當(dāng)前挑戰(zhàn)：中國HBM產(chǎn)業(yè)鏈在關(guān)鍵設(shè)備端的國產(chǎn)化率不足5%，成為制約國產(chǎn)存儲芯片突圍的最大短板

六、HBM技術(shù)演進(jìn)與市場趨勢

技術(shù)挑戰(zhàn)與發(fā)展趨勢

HBM制造不僅復(fù)雜，還面臨著持續(xù)的技術(shù)挑戰(zhàn)與迭代。

• 散熱挑戰(zhàn)：3D堆疊結(jié)構(gòu)導(dǎo)致熱量積聚，HBM已成為高性能計算系統(tǒng)中的主要熱源之一。改善散熱是提升可靠性的關(guān)鍵，需從材料（如使用高導(dǎo)熱MUF）、結(jié)構(gòu)設(shè)計（如優(yōu)化風(fēng)道）和系統(tǒng)冷卻方案（如液冷）多維度解決。

• 良率管理：多層堆疊會累積缺陷，每層99%的良率在堆疊12層后，總良率可能急劇下降至不足90%?？刂菩酒N曲、鍵合對準(zhǔn)精度和減少顆粒污染是核心。

• 未來趨勢：混合鍵合
  為了進(jìn)一步縮小堆疊厚度、提升互連密度和散熱效率，下一代技術(shù)——混合鍵合已成為明確方向。它摒棄微凸塊，直接在芯片的銅電極和介質(zhì)層上進(jìn)行銅-銅直接鍵合，能大幅減小垂直間距。

• 行業(yè)動態(tài)：三星和SK海力士均已規(guī)劃在HBM4E（16層）及之后的HBM5（20層）產(chǎn)品中引入混合鍵合技術(shù)。

1. HBM技術(shù)演進(jìn)

• HBM1：2013年SK海力士首次量產(chǎn)

• HBM2：2015年應(yīng)用于AMD Fiji GPU

• HBM2E：提升帶寬和容量

• HBM3：2023年推出，單引腳速率達(dá)6.4Gbit/s，總帶寬超過1TB/s

• HBM3E：2024年主流，數(shù)據(jù)傳輸速度可達(dá)1280GB/s

• HBM4：2025年3月，SK海力士出貨全球首款12層HBM4樣品，計劃2026年下半年量產(chǎn)；將采用2048位內(nèi)存接口，有望使傳輸速度再次翻倍

2. 市場現(xiàn)狀與前景

• 市場規(guī)模：2024年HBM市場規(guī)模達(dá)174億美元，預(yù)計2030年將增長至980億美元，年復(fù)合增長率約33%

• 市場格局：SK海力士、三星和美光分別占據(jù)全球HBM市場62%、17%和21%的份額

• 應(yīng)用趨勢：AI服務(wù)器對存儲芯片的需求量達(dá)到普通服務(wù)器的8至10倍，HBM已成為AI服務(wù)器GPU的核心組件

• 未來展望：預(yù)計到2027年，HBM在DRAM市場總價值占比將達(dá)43%

七、總結(jié)

HBM制造工藝是先進(jìn)封裝技術(shù)的代表，其核心在于TSV工藝和3D堆疊技術(shù)。隨著AI算力需求的爆發(fā)式增長，HBM已成為大算力芯片的"性能基石"，迎來黃金發(fā)展期。HBM制造工藝的復(fù)雜性對半導(dǎo)體設(shè)備提出了嚴(yán)苛要求，也為中國半導(dǎo)體設(shè)備商提供了戰(zhàn)略性切入窗口。

當(dāng)前，國產(chǎn)設(shè)備商在TSV刻蝕、沉積、銅填充等關(guān)鍵環(huán)節(jié)已實現(xiàn)突破，但設(shè)備國產(chǎn)化率仍不足5%，未來隨著HBM4等新一代技術(shù)的推進(jìn)，國產(chǎn)設(shè)備在HBM產(chǎn)業(yè)鏈中的地位將進(jìn)一步提升，有望成為HBM國產(chǎn)化突破的關(guān)鍵環(huán)節(jié)。

先進(jìn)封裝工藝清洗-合明科技錫膏助焊劑清洗劑介紹：

水基清洗的工藝和設(shè)備配置選擇對清洗精密器件尤其重要，一旦選定，就會作為一個長期的使用和運行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學(xué)遷移，形成樹枝狀結(jié)構(gòu)體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點、灰塵、塵埃等，這些污染物會導(dǎo)致焊點質(zhì)量降低、焊接時焊點拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。

這么多污染物，到底哪些才是最備受關(guān)注的呢？助焊劑或錫膏普遍應(yīng)用于回流焊和波峰焊工藝中，它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導(dǎo)，從產(chǎn)品失效情況來而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴(yán)重者導(dǎo)致開路失效，因此焊后必須進(jìn)行嚴(yán)格的清洗，才能保障電路板的質(zhì)量。

合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

合明科技運用自身原創(chuàng)的產(chǎn)品技術(shù)，滿足芯片封裝工藝制程清洗的高難度技術(shù)要求，打破國外廠商在行業(yè)中的壟斷地位，為芯片封裝材料全面國產(chǎn)自主提供強(qiáng)有力的支持。

推薦使用合明科技水基清洗劑產(chǎn)品。

合明科技致力于為SMT電子表面貼裝清洗、功率電子器件清洗及先進(jìn)封裝清洗提供高品質(zhì)、高技術(shù)、高價值的產(chǎn)品和服務(wù)。合明科技 （13691709838）Unibright 是一家集研發(fā)、生產(chǎn)、銷售為一體的國家高新技術(shù)、專精特新企業(yè)，具有二十多年的水基清洗工藝解決方案服務(wù)經(jīng)驗，掌握電子制程環(huán)保水基清洗核心技術(shù)。水基技術(shù)產(chǎn)品覆蓋從半導(dǎo)體芯片封測到 PCBA 組件終端的清洗應(yīng)用。是IPC-CH-65B CN《清洗指導(dǎo)》標(biāo)準(zhǔn)的單位。合明科技全系列產(chǎn)品均為自主研發(fā)，具有深厚的技術(shù)開發(fā)能力，擁有五十多項知識產(chǎn)權(quán)、專利，是國內(nèi)為數(shù)不多擁有完整的電子制程清洗產(chǎn)品鏈的公司。合明科技致力成為芯片、電子精密清洗劑的領(lǐng)先者。以國內(nèi)自有品牌，以完善的服務(wù)體系，高效的經(jīng)營管理機(jī)制、雄厚的技術(shù)研發(fā)實力和產(chǎn)品價格優(yōu)勢，為國內(nèi)企業(yè)、機(jī)構(gòu)提供更好的技術(shù)服務(wù)和更優(yōu)質(zhì)的產(chǎn)品。合明科技的定位不僅是精湛技術(shù)產(chǎn)品的提供商，另外更具價值的是能為客戶提供可行的材料、工藝、設(shè)備綜合解決方案，為客戶解決各類高端精密電子、芯片封裝制程清洗中的難題，理順工藝，提高良率，成為客戶可靠的幫手。

合明科技憑借精湛的產(chǎn)品技術(shù)水平受邀成為國際電子工業(yè)連接協(xié)會技術(shù)組主席單位，編寫全球首部中文版《清洗指導(dǎo)》IPC標(biāo)準(zhǔn)（標(biāo)準(zhǔn)編號：IPC-CH-65B CN）(“Guidelines for Cleaning of Printed Boards and Assemblies”)，IPC標(biāo)準(zhǔn)是全球電子行業(yè)優(yōu)先選用標(biāo)準(zhǔn)，是集成電路材料產(chǎn)業(yè)技術(shù)創(chuàng)新聯(lián)盟會員成員。

主營產(chǎn)品包括：集成電路與先進(jìn)封裝清洗材料、電子焊接助焊劑、電子環(huán)保清洗設(shè)備、電子輔料等。

半導(dǎo)體技術(shù)應(yīng)用節(jié)點：FlipChip ;2D/2.5D/3D堆疊集成;COB綁定前清洗；晶圓級封裝；高密度SIP焊后清洗；功率電子清洗。